大会议程
Day1主会场8 月 21 日/周三水晶宫
时间 | 时长 | 题目 | 演讲者 |
---|---|---|---|
08:30 | 30' | 签到 | - |
09:00 | 30' | 领导致辞、院士致辞、主席致辞 | - |
09:30 | 20' | RISC-V opportunity, innovation, and collaboration igniting adoption | |
09:50 | 20' | RISC-V 正在迅速发展—无处不在 | |
10:10 | 20' | 构筑技术能力,拓展 RISC-V 应用新边界 | |
10:30 | 20' | 推动 RISC-V 产业升级,携手共筑 RDI 新生态 | |
10:50 | 20' | 青稞 RISC-V 与接口 PHY 的多快少省 | |
11:10 | 20' | 开启算力新纪元:基于 RISC-V 的开放算力探索与展望 | |
11:30 | 20' | RISC-V 生态视角下的商业要素必要性与重要性 | |
11:50 | 40' | 圆桌讨论:如何让 RISC-V 企业赚钱? | |
12:30 | 70' | 午餐、展区 | - |
13:40 | 20' | 一分钟 POSTER 报告 | - |
14:00 | 20' | RISC-V 赋予技术创新与商业变革新机遇 | |
14:20 | 20' | 加速打造标杆产品,推动 RISC-V 生态进化 | |
14:40 | 15' | 定制芯片时代下的 RISC-V | |
14:55 | 15' | 新思科技 RISC-V 整体解决方案加速芯片创新 | |
15:10 | 15' | RISC-V for Intelligent Edge Application Processing | |
15:25 | 15' | RISC-V 在快速增长的数据中心市场展现价值 | |
15:40 | 15' | RISC-V 在数据中心的挑战与机遇 | |
15:55 | 15' | Revolutionizing RISC-V adoption: Imagination's Integrated CPU and GPU Solution | |
16:10 | 15' | Unified-Compute in RISC-V: Making RISC-V fit for AI/ML | |
16:25 | 15' | 茶歇、展区 | - |
16:40 | 20' | “一生一芯”计划——从零开始设计自己的 RISC-V 处理器芯片 | |
17:00 | 20' | RISC-V 走向数据中心之路 | |
17:20 | 20' | 全球首款 RISC-V 超级 SIM 芯片的技术创新与应用 | |
17:40 | 20' | 坚持标准,共建信赖:为快速增长的 RISC-V 生态引入认证体系 | |
18:00 | 20' | 群芯闪耀:推动 RISC-V 的全面商业化覆盖 |
Day2主会场 A8 月 22 日/周四水晶宫 1+2
时间 | 时长 | 题目 | 演讲者 |
---|---|---|---|
08:30 | 20' | 签到 | - |
08:50 | 10' | 发挥标准引领优势,共促产业生态繁荣 | |
09:00 | 20' | 云数据中心 RISC-V IOMMU 虚拟化的探索与应用 | |
09:20 | 20' | RISC-V + AI 赋能 AGI 时代新兴应用场景 | |
09:40 | 20' | 持续迭代创新,打造稳定、高效、易用的玄铁处理器 | |
10:00 | 20' | 一种片上网络的开源实现 | |
10:20 | 20' | Optimizing interconnect architectures for high-performance and complex RISC-V based SoCs | |
10:40 | 20' | 基于边缘侧 AI MCU 芯片及其应用 | |
11:00 | 10' | 面向实时控制应用的 RISC-V 架构 DSP 处理器 | |
11:10 | 10' | Imagination GPU 赋能 RISC-V 产业化落地与生态创新 | |
11:20 | 20' | Creating Custom RISC-V Processors Using ASIP Design Tools: A Post-Quantum Cryptography Case Study | |
11:40 | 20' | RISC-V P Extension Implementation and DSP Application Practice | |
12:00 | 60' | 午餐、展区 | - |
13:00 | 15' | 功能越强,责任逾重 — 充分考虑验证地定制 RISC-V 之“实战指南“ | |
13:15 | 20' | 面向 AI 应用的玄铁扩展指令 | |
13:35 | 20' | RISC-V 融合 AI 技术的芯片实践和应用 | |
13:55 | 15' | 基于 RISC-V 云端推理 NPU 的大模型应用实践 | |
14:10 | 15' | 高性能计算的挑战与机会 | |
14:25 | 20' | 面向 RISC-V CPU 的大模型推理引擎 PerfXLM 移植与优化 | |
14:45 | 10' | AI 关键算子 RVV 性能优化 | |
14:55 | 15' | Experiences with extending the RISC-V ISA for Matrix/AI | |
15:10 | 50' | RISC-V in AI/ML: How can we harness open standards for Innovation and Performance in AI/ML? | |
16:00 | 15' | 茶歇、展区 | - |
16:15 | 15' | 面向机器学习推理应用的全同态编译器框架 (ANT-ACE) | |
16:30 | 15' | 面向 RISC-V 异构 AI 芯片的“大编译器”设计和实现 | |
16:45 | 20' | UXL 软件栈和 RISC-V 的初步探索 | |
17:05 | 10' | RISC-V CPU IP 赋能 AI 时代创芯应用 | |
17:15 | 10' | AutoIREE: Automatic Performance Tuning for AI models on RISC-V Vector Architectures | |
17:25 | 10' | 基于 MLIR 的 RISC-V 编译优化实践:以 Buddy Compiler 为例 | |
17:35 | 20' | 构建 AIoT 时代 RISC-V 处理器的高效嵌入式集成开发环境 | |
17:55 | 10' | RISC-V & OpenHarmony 助力 AI 云-边-端协同创新 | |
18:05 | 10' | 数据流架构和 RISC-V 相结合:一种 AI 和高性能计算芯片的技术解决方案 | |
18:15 | 10' | RISC-V IO 虚拟化架构在 X100 芯片上的实现 | |
18:25 | 20' | 利用人工智能大模型优化 RISC-V 编译器的性能 |
Day2主会场 B8 月 22 日/周四水晶宫 3
时间 | 时长 | 题目 | 演讲者 |
---|---|---|---|
08:30 | 30' | 签到 | - |
09:00 | 20' | 香山 RISC-V 服务器 IP 现状和路线图 | |
09:20 | 20' | 香山开源处理器昆明湖架构的设计演进 | |
09:40 | 20' | 香山处理器昆明湖架构向量扩展的设计与演进 | |
10:00 | 20' | 面向服务器的香山处理器多核解决方案 | |
10:20 | 20' | 万众一芯:基于开源众包芯片验证的探索与实践 | |
10:40 | 20' | 香山缓存系统的形式化验证 | |
11:00 | 5' | 休息 | - |
11:05 | 5' | 乘影开源 GPGPU 介绍 | |
11:10 | 10' | “乘影”:开源通用 GPU 指令集架构介绍 | |
11:20 | 10' | 基于 RISC-V 向量拓展的高性能开源 GPGPU 设计 | |
11:30 | 10' | 详解开源乘影 GPGPU OpenCL 编译器技术栈 | |
11:40 | 10' | 开源通用 GPU “乘影” v2.1.0 基于 Chisel HDL 的硬件开发进展 | |
11:50 | 10' | 乘影开源 GPGPU 软件工具链介绍 | |
12:00 | 60' | 午餐、展区 | - |
13:00 | 15' | All-in-one RISC-V AI Compute Engine for Software Enabled Everything | |
13:15 | 15' | RISC-V Certification: Applying Advanced RISC-V Core and SoC Verification Towards the Anticipated Certification Requirements | |
13:30 | 15' | - | - |
13:45 | 15' | 基于 RISC-V 的 DSP 中增强型 PWM 的设计与应用 | |
14:00 | 20' | 使用 RISC-V CPU ASIL B/D 开发集成中的挑战与方法 | |
14:20 | 20' | RISC-V 芯片在汽车领域应用机遇与挑战 | |
14:40 | 20' | RISC-V 新 32 位嵌入式虚拟化架构 (rv64ilp32 v.s. Armv8-R AArch32 v.s. Infineon TriCore) | |
15:00 | 20' | Speed the path to certification of your RlSC-V-based product | |
15:20 | 10' | RISC-V Architectures for High-integrity Feature Rich Automotive Applications | |
15:30 | 10' | 用高效的 ARC-V 处理器轻松驾驭汽车应用中的实时工作负载 | |
15:40 | 10' | RISC-V SoC 敏捷设计云平台 & 面向车规等领域的核生成 | |
15:50 | 10' | RISC-V Crypto Vector 扩展指令在车载 MCU HSM 模块中的应用 | |
16:00 | 30' | 茶歇 | - |
16:30 | 20' | - | - |
16:50 | 10' | 青稞RISC-V内核USB/蓝牙/以太网芯片——专业接口技术助力RISC-V落地开花 | |
17:00 | 10' | 高性能 RISC-V DSP,助力先进制造出海 | |
17:10 | 10' | RISC-V 云电脑终端软硬件生态分析及应用进展 | |
17:20 | 10' | 中国移动基于 RISC-V 技术在云终端领域的探索 | |
17:30 | 10' | RISC-V 在高清云桌面终端领域的应用 | |
17:40 | 10' | RISC-V OpenStack 与 k8s 开发实践分享 | |
17:50 | 20' | RISC-V SoC JH7110 工业实时系统方案落地探索 | |
18:10 | 20' | 面向数据中心的 RISC-V 视频转码卡应用实践 |
Day3主会场 A8 月 23 日/周五水晶宫 1+2
时间 | 时长 | 题目 | 演讲者 |
---|---|---|---|
08:30 | 30' | 签到 | - |
09:00 | 20' | OpenJDK on RISC-V Update | |
09:20 | 20' | 基于 RISC-V 的 Chromium 浏览器性能优化实践 | |
09:40 | 20' | LLVM 工具链 RISC-V 回顾与展望 | |
10:00 | 20' | GCC RVV 自动向量化及其应用 | |
10:20 | 20' | 奕斯伟 RISC-V GCC 工具链开发实践分享 | |
10:40 | 20' | QEMU for RISC-V 的整体进展 | |
11:00 | 20' | Leveraging the RISC-V Efficient Trace (E-Trace) Standard | |
11:20 | 20' | Benchmarking RISC-V Hardware & Emulator using Cloud-V | |
11:40 | 10' | Enabling Hardware Sampling Based PGO for RISC-V Platform | |
11:50 | 10' | RVV 编译选项对性能影响的探索 | |
12:00 | 60' | 午餐 | - |
13:00 | 20' | RISC-V Android 的产品化探索 | |
13:20 | 20' | RT-Thread 助力全球开发者共建 RISC-V 嵌入式操作系统生态 | |
13:40 | 10' | Debian riscv64 移植的最新进展 | |
13:50 | 20' | openEuler RISC-V 2024: 我们如何驯服碎片化 | |
14:10 | 20' | openKylin 在 RISC-V 上的最新进展和创新技术 | |
14:30 | 20' | 由 deepin 视角,看 RISC-V 桌面生态的未来 | |
14:50 | 20' | HVP: Hardware Accelerated RISC-V Android Emulator | |
15:10 | 10' | 轻量级鸿蒙结合 RISC-V 的快速应用方法 | |
15:20 | 30' | 休息 | - |
15:50 | 20' | Introducing RISC-V Platform Management Interface (RPMI) | |
16:10 | 20' | RISC-V 服务器级 CPU 关键技术实践 | |
16:30 | 20' | High Area Efficiency IOPMP Design in a Large-Scale System | |
16:50 | 10' | - | - |
17:00 | 20' | Practical Approaches to Developing and Integrating ACPI and SMBIOS for RISC-V | |
17:20 | 10' | RISC-V KVM 的调试与调优 | |
17:30 | 10' | Leverage BRS standard to improve RISC-V SW compatibility | |
17:40 | 20' | Soft-ISA: kernel built-in emulation engine to extend RISC-V silicon ISA capability | |
18:00 | 10' | 从 StratoVirt 到 KataContainers:基于 H 扩展的软件生态建设 |
Day3主会场 B8 月 23 日/周五水晶宫 3
时间 | 时长 | 题目 | 演讲者 |
---|---|---|---|
08:30 | 30' | 签到 | - |
09:00 | 20' | 可抵御缓存侧信道攻击的随机化缓存设计 | |
09:20 | 20' | SeChain: 基于国密算法的 RISC-V 安全启动机制设计与实现 | |
09:40 | 20' | 安全加解密算子 RVK 性能优化 | |
10:00 | 20' | A Study on Transient Execution Vulnerabilities of RISC-V Implementations(RISC-V 实现的瞬态执行漏洞研究) | |
10:20 | 10' | RISC-V 架构下 OP-TEE 安全系统实践 | |
10:30 | 10' | 基于 RISC-V 的 HSM 方案 | |
10:40 | 10' | Enhancing RISC-V Security with SBI Secure Service APIs | |
10:50 | 20' | 基于 RISC-V 处理器架构搭建真实的计算机系统 | |
11:10 | 20' | “计算机组成与设计”课程实践:基于 RVfpga 的量化研究 | |
11:30 | 10' | PySpike: RISC-V 指令集模拟器的 Python 语言集成 | |
11:40 | 20' | tinyRV: 一种完备的 RISC-V 定制压缩指令集 | |
12:00 | 60' | 午餐 | - |
13:00 | 10' | 开源芯片社区 OChip: 香山贡献者机制发布 | |
13:10 | 20' | RISC-V 芯片创新应用与生态 | |
13:30 | 20' | 驱动数智未来,推动 RISC-V 高性能计算产品落地与创新 | |
13:50 | 20' | RISC-V 开源硬件产品在云边端上的应用实践 | |
14:10 | 10' | 玄铁多核 RTOS 系统平台介绍 | |
14:20 | 10' | 利用 WebAssembly 技术解决多种 ISA 的挑战 | |
14:30 | 20' | QEMU 调用本机动态库加速转译 | |
14:50 | 20' | 基于开源 IP、SoC 和开源 EDA 工具的芯片全链条设计 | |
15:10 | 10' | 5 levels of RISC-V Processor Verification | |
15:20 | 20' | 基于 RISC-V 的架构建模及混合仿真验证方法 | |
15:40 | 10' | - | - |
15:50 | 10' | 从 IP 到系统的 RISC-V 敏捷验证方案 | |
16:00 | 10' | Accelerate RISC-V SOC SW/HW co-development with mixed Emulation platforms | |
16:10 | 20' | 基于生成式多核 RISC-V 的设计验证方法 | |
16:30 | 10' | CIRCT SV 新进展与蜂鸟 E200 RISC-V CPU 仿真案例 | |
16:40 | 20' | sdfirm: RISC-V 芯片验证方法论与实践 | |
17:00 | 10' | EDA 辅助的领域专用 RISC-V 处理器设计 | |
17:10 | 10' | Accelerating Verification using RISC-V and cloud FPGAs | |
17:20 | 10' | 基于 FPGA 加速的 RISC-V 处理器敏捷验证框架 | |
17:30 | 10' | DUET: 一种基于 FPGA 加速的软硬件联合 Difftest 芯片验证框架 | |
17:40 | 10' | 面向 RISC-V 指令集扩展的软硬件协同验证框架 |
POSTER
题目 | 作者 |
---|---|
Building RISC-V containers on VisionFive v2 | |
RISC-V AI Edge: 一站式 AI 边缘计算开发平台 | |
嵌入式技术与智能系统期刊征文 | |
Developing applications with RISC-V base and custom ISA extensions | |
再论将 GraalVM 作为自由和开源 EDA 软件的通用运行时 | |
Porting Latest AOSP (Android 15) | |
The case for using QEMU on the Cloud-V platform for RV64GC over current RISC-V hardware using SPECCPU2017 as a benchmark | |
openEuler RISC-V 运行时生态建设进展 | |
openEuler LLVM 平行宇宙计划 RISC-V 架构进展同步与后续计划 | |
MilkV-Duo 小核管理 - 热插拔,热更新,高效通信 | |
在 RISC-V 设备上加速边端大模型的探索 | |
TeleBox: RISC-V 边缘 AI 盒子 | |
基于 RISC-V 服务器的寒武纪 MLU370 智能加速卡适配 | |
赛昉在 riscv 工业应用上的探索与实现 | |
嵌入式RISC-V+AI在汽车场景的应用 | |
Short Forward Branch 技术在 S500 上的软硬件协同优化 | |
高性能 RISC-V 处理器中的 trace 实现 | |
R500A/R520A - 功能安全 RISC-V 处理器 | |
E100 - 极低成本 RISC-V 处理器 | |
Debug tools: SOC 软件快照及恢复 | |
Hassert: 基于断言与 FPGA 加速的敏捷验证框架 |